什么是共封装光学 (CPO)？

光互连的演进

过去数十年来,数据中心网络依赖可插拔光收发模块——通过光纤连接至交换器的独立模块。随着带宽需求从 10G 增长至 400G 甚至更高,这种方式的限制日益明显:功耗过高、交换器与光学接口信号延迟、密度受限。

共封装光学 (Co-Packaged Optics, CPO) 代表一种根本性的架构转变:不再将光学元件作为独立可插拔模块,而是将光学引擎集成至交换器封装内,紧邻 ASIC。

CPO 架构:交换器 ASIC 周围配置光学引擎小芯片,顶部覆盖钻石散热片,光纤阵列从侧面进入

CPO 为何对 AI 基础设施至关重要

带宽挑战

AI 集群需要 GPU 与交换器之间的巨大带宽。一个拥有 16,000 颗 GPU 的现代 AI 集群可能需要 12.8 Pbps 的总带宽——相当于让上海的每个人同时以 1Mbps 连接。

传统可插拔光学难以有效满足此需求:

功耗:400G 可插拔模块每个耗电 10-15W
密度:QSFP-DD 外型规格限制端口密度
延迟:较长的电性走线增加纳秒级延迟

CPO 如何解决这些问题

挑战	传统可插拔	CPO 方案
每 800G 功耗	约 15W	约 5W(降低 60%)
电性路径	30-50mm	小于 5mm
端口密度	受模块尺寸限制	针对芯片级尺度优化
热管理	独立散热片	钻石热扩散

CPO 架构:关键元件

交换器 ASIC

中央交换处理器(例如 Broadcom Tomahawk 6 达 102.4Tbps 或 NVIDIA Quantum-X 达 115.2Tbps)以极高速度执行包交换。这些芯片内含数百条 SerDes 通道,以 100G 或 200G 运行。

光学引擎

每个光学引擎内含:

PIC(光子集成电路)

硅光子芯片,内含光调制器、光探测器、光波导
通常为 8-16 通道,每通道 100G 或 200G
负责实际的光传输与接收

EIC(电子集成电路)

CMOS 驱动器与 TIA 电路
将来自交换器 ASIC 的电信号转换为光信号
通常以 65nm 或更先进节点制作

热挑战

光学引擎消耗 50-100W,而交换器 ASIC 在同一封装中消耗 500W+,热管理成为关键:

钻石基板 将热扩散至整个封装
BDD(硼掺杂钻石) 上盖同时吸收 EMI 并传导热量
微通道散热 可整合以应对极高功率密度

行业采用时程

年份	里程碑
2019	CPO 概念于 OFC 展示
2022	Broadcom 宣布 Bailly 51.2T CPO 交换器
2024	CPO 交换器首次客户交付
2025	NVIDIA Spectrum-X Photonics 于 GTC 发布
2025	Broadcom Tomahawk 6(102.4T)支持 CPO

主要厂商与其方案

Broadcom

平台:与 Google 合作开发定制 CPO 模块
光学引擎:自研 6.4Tbps 硅光子引擎
集成:每台交换器 8 个光学引擎

NVIDIA

平台:台积电 COUPE(紧凑型超密集光子引擎)
技术:SoIC-X 三维堆叠用于 PIC+EIC 小芯片
产品:Spectrum-X Photonics(Ethernet)、Quantum-X Photonics(InfiniBand)

中国生态

新华三(H3C):51.2T CPO 交换器,用于本土 AI 集群

CPO 与 ELSFP 比较:CPO 将交换器 ASIC 与光学引擎相邻配置;ELSFP 将外部激光模块通过光纤连接

华为:开发自有 CPO 解决方案
华工正源:符合 OIF-ELSFP-02.0 的 ELSFP 模块

ELSFP:外部光源替代方案

并非所有光学集成都遵循 CPO 路线。ELSFP(外部光源固定指针) 模块将激光置于交换器封装之外,通过光纤阵列连接。

特性	CPO	ELSFP
激光位置	封装内	外部模块
可维护性	有限(需更换整个模块)	激光可现场更换
热耦合	直接耦合至钻石	通过光纤耦合
典型应用	高密度 AI 集群	长距离、城域网

未来发展

CPO 采用速度正在加快:

AI 集群规模推动对更低功耗、更高密度的需求
102.4T 与 204.8T 交换器成为主流
标准化(OIF、IEEE 802.3)实现多厂商互通
硅光子制造良率持续提升